Wie Vision-Entwickler High-Speed-Sensoren einfacher und schneller implementieren können.
FRAMOS hat einen sofort integrierbaren Processing Block für Sony’s CMOS Global-Shutter-Bildsensoren der 3. Generation mit SLVS-EC-Schnittstelle entwickelt. Anwender profitieren von einer verkürzten Time-to-Market und einer verbesserten Performance für die Vision-Entwicklung mit FPGAs von Xilinx.
Der SLVS-EC-Schnittstellenstandard von Sony wird als Hochgeschwindigkeitsschnittstelle der neuesten Bildsensoren eingesetzt und erlaubt einen höheren Durchsatz, eine bessere Signalintegrität sowie einfachere Designs. Entwickler, die an Lösungen mit Xilinx-FPGAs und SoCs arbeiten, können den SLVS-EC RX IP Core und das Evaluation Board von FRAMOS sowie dezidierte Quellcodebeispiele nutzen. Gerätehersteller und Kameralieferanten haben die Möglichkeit das Risiko während der Entwicklung zu minimieren, die Zeit bis zur Markteinführung zu verkürzen und dabei von den Vorteilen der neuesten Hochgeschwindigkeitsschnittstelle von Sony zu profitieren.
Die Innovationen der Sony Pregius-Bildsensoren der 3. Generation basieren vor allem auf der herausragenden Bildqualität und Geschwindigkeit, wodurch Bildverarbeitungsanwendungen auf ein neues Level gehoben werden können. Angesichts der zahlreichen Qualitätsverbesserungen und der damit erreichten Sensorleistung wäre eine Übertragung von Bilddaten bei gleichzeitiger Steigerung der Übertragungsgeschwindigkeit mit bisherigen Schnittstellen nicht möglich. Mit bis zu 8 Lanes, die jeweils 2,376 Gbps bieten, steht mit SLVS-EC (Scalable Low-Voltage Signaling with Embedded Clock) eine neue Sensorschnittstelle zur Verfügung, die den ständig wachsenden Anforderungen der Industrie hinsichtlich der Auflösung und Geschwindigkeit gerecht wird. Die Ausgabegeschwindigkeit wurde gegenüber der 2. CMOS-Generation von Sony auf 18,4 Gbps fast verdoppelt. Es stehen damit mehr als dreimal höhere Bandbreiten pro Lane und höhere Auflösungen zur Verfügung sowie ein einfacheres Systemdesign gegenüber den gängigen SubLVDS-Schnittstellen. Damit setzt SLVS-EC künftig den Maßstab für Bildsensor-Schnittstellen. Mit SLVS-EC können Anwender von schnelleren und leistungsfähigeren Sensoren und größeren Kabellängen, oder, wenn sie weniger Lanes nutzen, von einem vereinfachten und damit kleineren Hardwaredesign profitieren. Mit ihrer integrierten Taktung (Embedded Clock) ist die Schnittstelle robust gegenüber Taktversätzen, was eine höhere Bandbreite ermöglicht und dedizierte Clock-Lanes überflüssig macht. Die Implementierung geht jedoch mit einigen Herausforderungen für OEMs, Gerätehersteller und Vision-Ingenieure einher.
Vorteile und Herausforderungen für Vision-System-Designer
Embedded Vision schöpft das enorme Potenzial der vollständig integrierten Bildverarbeitung und intelligenten Algorithmen aus, dank derer autonome Geräte eigenständig Entscheidungen treffen und intelligent agieren können. Ohne eine schnelle, leistungsfähige Onboard-Verarbeitung mithilfe von Field Programming Gate Arrays (FPGA) wären keine der autonomen Helfer wie etwa Saugroboter oder Roboter-Rasenmäher denkbar. Für Bildverarbeitungssysteme jeglicher Art sind FPGAs ein gängiges Werkzeug, um Sensor und Timing zu steuern, Bilddaten vorzuverarbeiten und für die marktüblichen Kameraschnittstellen aufzubereiten. FPGA-Blöcke und SoC (Systems on Chip) von Geräteherstellern sind skalierbare industrielle Edge-to-Cloud-IoT-Plattformen, und die Produkthersteller verfügen so über intelligente, adaptive Hilfsmittel für die Verbindung zwischen Chip und Lösung. Der FPGA-Ansatz erlaubt eine kompakte, leistungsfähige und zugleich eingebettete Machine Vision. Fortschritte beim Integrationsgrad, bei der Intelligenz und Leistung sowie hinsichtlich der Watt-Zahlen maximieren die Funktionen und minimieren den Stromverbrauch und Platzbedarf.
Auf der einen Seite stehen Vision-Entwickler und OEMs, die schnelle Sensoren kaufen, auf der anderen Seite FPGAs als intelligente Werkzeuge – und diese beiden Bausteine gilt es zu verbinden. Um die neuen Bildsensoren mit einer leistungsfähigen Onboard-Verarbeitung zu kombinieren, sind für die FPGAs Spezialkenntnisse und erfahrene Entwickler vonnöten. Darüber hinaus bedeutet die komplexere SLVS-EC-Schnittstelle aufgrund der erforderlichen Byte-zu-Pixel-Konvertierung und korrekten Transceiver-Konfiguration einen höheren Aufwand und einen größeren Overhead für die allgemeine Sensorimplementierung. Die meisten Vision-Ingenieure möchten oder müssen jedoch hoch effizient arbeiten, sich auf ihre Core-Spezialisierung oder ihre USP-Anwendung fokussieren und die Entwicklungszyklen kurzhalten. Um diese Ziele zu erreichen, stehen ihnen hilfreiche Entwicklungswerkzeuge und SDKs zur Verfügung.
Wie dedizierte IP-Cores Sensoren mit FPGAs verbinden
Spezielle IP-Cores haben die Aufgabe, die Signalumwandlung innerhalb des FPGA oder SoC zu übernehmen, indem sie die Sensordaten auf einer einfachen, gut dokumentierten Schnittstelle empfangen und so die Zeit bis zur Markteinführung verkürzen, indem sie einen vorentwickelten Logikblock bereitstellen. Der von FRAMOS entwickelte SLVS-EC RX IP Core für Xilinx-FPGAs und SoCs stellt eine bekannte und bewährte Implementierung von SLVS-EC als Sonys bevorzugter Schnittstelle für deren moderne Bildsensoren dar.
Abbildung 1: Wie der SLVS-EC IP-Core die Verbindung zwischen Sensor und FPGA erleichtert
Als On-Chip-Funktionsblock verbindet der IP Core die FPGA-Logik mit dem Datenstrom des Bildsensors, nimmt die Schnittstellendaten an und verwaltet die Byte-zu-Pixel-Konvertierung für alle verfügbaren Lane-Konfigurationen. Er bereitet damit einen optimalen und effizienten Verarbeitungsablauf auf dem FPGA vor. Die Software unterstützt SLVS-EC v1.2 mit 1, 2, 4 oder 8 vom Nutzer konfigurierbaren Lanes und liefert Pixelformate zwischen 8 und 14 Bit als Rohdaten. Der IP Core unterstützt dynamische Modusänderungen sowie eine AXI4-Kommunikations- und ‑Control-Schnittstelle. Durch die Verringerung des Risikos während der Sensor-Implementierung wird auch der Entwicklungsaufwand beträchtlich reduziert und die Entwicklung selbst wird beschleunigt.
Simon Che’Rose, Entwicklungsleiter bei FRAMOS, sieht viele Vorteile für Systementwickler: „Jeder Kunde, der SONY-Bildsensoren für Hochgeschwindigkeitsanwendungen oder Embedded-Vision-Lösungen verwendet, profitiert von der SLVS-EC-Schnittstelle und ihren einzigartigen Funktionen. Unser RX IP Core für Xilinx-FPGAs vereinfacht in Kombination mit dem umfassend dokumentierten EVB-Kit die Integration und Systementwicklung und führt zu einer schnelleren Markteinführung für Kundenanwendungen, die SLVS-EC nutzen.“
In Zeiten der Digitalisierung ist es unabdingbar die Entwicklung und Integration in Sieben-Meilen-Stiefeln voranzutreiben, gerade angesichts volatiler, schnell wachsender Unternehmen und Märkte, in denen immer mehr Bildverarbeitungstechnologien eingesetzt werden. Implementierungsbereite IPC Cores, die Vision-Ingenieure bei der Erreichung ihrer Ziele unterstützen, werden als umfangreiche Pakete angeboten, die Konstruktionsdateien, eine Simulationsumgebung (z. B. ModelSim) und dedizierte, als Referenz dienende Implementierungsbeispiele umfassen. Das dazugehörige EVB-Kit bietet Beispiele und Designs, die beim Implementieren und Testen eines SLVS-EC-basierten Sensors unterstützen (einschließlich der Hard- und Softwareumgebung), sowie dokumentierte Implementierungsbeispiele mit Quellcodes. Ein derartiges Paket dient als umfassende Basis für einen Bildsensor, der den SLVS-EC RX IP-Core integriert.
Abbildung 2: Schema eines Kameradesigns mit einem Sensorauswertungs-Erweiterungspaket für Xilinx UltraSCALE+ Evaluation-Boards
Innovation durch vorentwickelte Expertenlösung
Moderne IP Cores kombinieren die erfolgreichsten und zuverlässigsten Sensoren und FPGAs, um so hochauflösende Hochgeschwindigkeitsanwendungen zu konzipieren, die sogar über Onboard-Intelligenz verfügen. Maschinenbauer, OEMs und Kamerahersteller im Segment der Embedded Vision und in der klassischen Machine Vision profitieren von einem nahtlosen Upgrade auf neue Technologien und leistungsstärkere Lösungen, um Innovationen voranzutreiben. Die Verwendung des SLVS-EC RX IP Core für die Embedded-Vision-Entwicklung hilft, Ressourcen- oder Kapazitätsprobleme zu vermeiden. Sie steigert die Zuverlässigkeit der Planung, indem die Einhaltung von Zeit- und Kostenvorgaben sowie die technischen Anforderungen unterstützt werden. Für die Herausforderungen der Entwickler wird so eine funktionale Lösung bereitgestellt, während gleichzeitig der Aufwand reduziert wird.
